Engenharia

.

Conceitos de Engenharia

A família de µCs AVR empregam a moderna arquitetura ortogonal - RISC – HARWARD, linear, regular e escalonável.

Ortogonalidade

A ORTOGONALIDADE refere - se à conexão da ULA a um banco de registradores (o AVR possui 32 registradores) que podem ser acessados pelas instruções em vários modos de endereçamento, não sendo necessário atribuir os resultados das operações em um registrador específico comumente chamado de acumulador, ficando a critério do programador definir em qual registrador o resultado ficara em função das próprias instruções, tornando – o mais adequado às linguagens de alto nível como a linguagem C e com sito possibilitando a criação de compiladores com um maior desempenho.

RISC

Arquitetura RISC refere - se à quantidade de instruções no seu conjunto de instruções, a ATMEL adotou para seus µCs AVR de oito bits um conjunto de instruções que variam de 130 a 133 instruções dependendo do modelo. Sendo que este gama de instruções favorece a construção do programa aplicativo e permiti uma maior eficiência na sua codificação além, de reduzir o tamanho do programa compilado, diferenciando – se dos concorrentes que utilizam um conjunto de instruções menor, dificultando a elaboração do programas e compiladores. Observe na tabela abaixo a relação modelo x pinos de E/S x instruções assembly:

MODELO
E/S
INSTRUÇÕES (assembly)
ATMEGA 8
23
130
ATMEGA 32
32
131
ATMEGA 16
32
130
ATMEGA 128
53
133

HARWARD

A arquitetura HARWARD refere - se à separação física do barramento de dados com o barramento de programa, tornando mais fácil implantar periféricos, porém tornando o hardware mais complexo. Por esta separação dos barramentos aliado ao pré – busca de instruções a ATMEL nos modelos AVR, conseguem uma eficiência de 1x1 entre instruções e pulso de disparo (clock) isto é, 1 MIPs por 1 MHz, ou melhor, um milhão de instruções por segundo por um milhão de pulsos de disparo. Sendo suas instruções executadas em sua grande maioria em um único ciclo de disparo consegui – se, portanto, atingir um ótimo desempenho.

Escalonabilidade

A ESCALONABILIDADE se dá ao fato da compatibilidade dos diversos modelos da família AVR, onde de um modelo para outro mantém – se a núcleo AVR inalterados e os registradores de configuração mantém seus endereços sendo apenas acrescentado a modificações necessárias as modernizações implantadas. Com isso o programa aplicativo necessita sofrer poucas mudanças em caso de modernização ou atualização de hardware que os modelos sofrem. Mantendo - se inalteradas as posições de memórias referente aos registradores de funções especiais – RFS e os demais registradores internos ao chip. Somente são acrescentados os respectivos registradores, conforme as funcionalidades são adicionadas. Logicamente a pinagem se altera por ser sempre aumentado o número de periféricos internos e as funcionalidades dos próprios periféricos.

Linearidade e Regularidade

A linearidade se dá ao fato da memória ser continua isto é, não possuírem lacunas entre seus endereços. Logo as linhas de endereços iniciam-se com todos os bits zero e terminam com todos os bits em um.
A regularidade se dá ao fato da memória ter as posições de suas células com endereços individuais e únicas isto é, para cada célula existe um único endereço para referenciá-la. Facilitando tanto para o programador assembly como para o compilador C.

A linearidade e a regularidade são características que não são percebidos pelo programador que utiliza a linguagem C pelo grau de abstração que a linguagem proporciona, cujo programador não referência os endereços explicitamente cabendo ao compilador a incumbência desta árdua tarefa. Por outro lado, estas características dão ao compilador subsídios que o possibilitam melhorar o desempenho na compilação do aplicativo.

A capacidade de memória do AVR depende do modelo em questão, tendo modelos de 2Kbytes a 128Kbytes. A família ATMEGA inicia em 8Kbytes e termina em 128Kbytes, observe a tabela abaixo para compreender melhor a relação: modelo x capacidade.

MODELO
CAPACIDADE
(flash/sram/eeprom/externa)
INÍCIO e FINAL
ATMEGA 8
8k/1k/512/0
000h - FFFh
ATMEGA 16
16k/1k/512/0
0000h – 3FFFh
ATMEGA 32
32k/2k/1k/0
0000h – 7FFFh
ATMEGA 128
128k/4k/4k/64k
0000h - FFFFh


A ATMEL convencionou o termo SRAM (do inglês static ram), à memória de dados a fim de diferenciá-la no banco de registradores (32) e dos registradores de configuração definido por registradores de segunda função - SFR (do inglês secund function register) do µC, apesar de serem lineares e regulares isto é, possuírem endereços contínuos e consecutivos na área de memória de dados.